h1_key

TMS320DM6467（也称为 DM6467）利用 TI 的达芬奇技术来满足下一代嵌入式设备的网络媒体编码和解码数字媒体处理需求。 DM6467 使 OEM 和 ODM 能够通过完全集成的混合处理器解决方案的最大灵活性将具有强大操作系统支持、丰富用户界面、高处理性能和长电池寿命的设备快速推向市场。 DM6467 的双核架构提供了 DSP 和精简指令集计算机 (RISC) 技术的优势，结合了高性能 TMS320C64x+ DSP 内核和 ARM926EJ-S 内核。 ARM926EJ-S 是一个 32 位 RISC 处理器内核，可执行 32 位或 16 位指令并处理 32 位、16 位或 8 位数据。内核使用流水线，以便处理器和内存系统的所有部分都可以连续运行。 ARM 内核包含： 协处理器 15 (CP15) 和保护模块 数据和程序内存管理单元 (MMU)，带有表后备缓冲区。单独的 16K 字节指令和 8K 字节数据缓存。两者都是与虚拟索引虚拟标签 (VIVT) 的四向关联。 TMS320C64x+ DSP 是 TMS320C6000 DSP 平台中性能最高的定点 DSP 系列。它基于德州仪器 (TI) 开发的第二代高性能、先进的超长指令字 (VLIW) 架构的增强版本，使这些 DSP 内核成为数字媒体应用的绝佳选择。 C64x 是 C6000 DSP 平台的代码兼容成员。 TMS320C64x+ DSP 是 C64x+ DSP 的增强版，具有附加功能和扩展指令集。除非另有说明，否则对 C64x DSP 或 C64x CPU 的任何引用也分别适用于 C64x+ DSP 和 C64x+ CPU。 C64x+ 内核在 729 MHz 的时钟频率下具有高达每秒 58.32 亿条指令 (MIPS) 的性能，可为高性能 DSP 编程挑战提供解决方案。 DSP内核具有高速控制器的操作灵活性和阵列处理器的数值能力。 C64x+ DSP 核心处理器具有 64 个 32 位字长的通用寄存器和 8 个高度独立的功能单元 - 两个用于 32 位结果的乘法器和六个算术逻辑单元 (ALU)。八个功能单元包括加速视频和成像应用程序性能的指令。 DSP 内核每个周期可以产生 4 个 16 位乘累加 (MAC)，总计每秒 23.76 亿个 MAC (MMACS)，或每个周期产生 8 个 8 位 MAC，总计 4752 个 MMACS。有关 C64x+ DSP 的更多详细信息，请参阅 TMS320C64x/C64x+ DSP CPU 和指令集参考指南（文献编号 SPRU732）。 DM6467 还具有与其他 C6000 DSP 平台器件类似的专用硬件逻辑、片上存储器和附加片上外设。 DM6467 内核使用基于二级缓存的架构。一级程序高速缓存 (L1P) 是 256K 位直接映射高速缓存，一级数据高速缓存 (L1D) 是 640K 位 2 路组关联高速缓存。 2 级内存/高速缓存 (L2) 由一个 512K 位的内存空间组成，在程序和数据空间之间共享。 L2 内存可以配置为映射内存、缓存或两者的组合。外设集包括： 一个可配置的视频端口 一个 10/100/1000 Mb/s 以太网 MAC (EMAC)，带有一个管理数据输入/输出 (MDIO) 模块 一个 4 位传输/4 位接收 VLYNQ 接口 一个内部集成电路 (I2C) 总线接口 带 4 个串行器的多通道音频串行端口 (McASP0) 带单个发送串行器的辅助多通道音频串行端口 (McASP1) 2 个 64 位通用定时器，每个定时器可配置为 2 个独立的 32 位定时器 1 64位看门狗定时器 一个可配置的 32 位主机端口接口 (HPI) 多达 33 个通用输入/输出 (GPIO) 引脚，具有可编程中断/事件生成模式，与其他外设复用 3 个 UART/IrDA/CIR 接口UART0 上的调制解调器接口信号 2 个脉冲宽度调制器 (PWM) 外设 一个 ATA/ATAPI-6 接口 一个 33-MHz 外设组件接口 (PCI) 和 2 个外部存储器接口：一个异步外部存储器接口 (EMIFA)，用于较慢的存储器/外设，和更高速度的同步DDR2的nous内存接口。以太网媒体访问控制器 (EMAC) 在 DM6467 和网络之间提供了一个高效的接口。 DM6467 EMAC 支持 10Base-T 和 100Base-TX，或半双工或全双工模式下的 10 Mbits/秒 (Mbps) 和 100 Mbps 以及带硬件流控制的全双工模式下的 1000Base-TX (1 Gbps)和服务质量 (QOS) 支持。管理数据输入/输出 (MDIO) 模块不断轮询所有 32 个 MDIO 地址，以便枚举系统中的所有 PHY 设备。一旦 ARM 选择了 PHY 候选者，MDIO 模块就会通过读取 PHY 状态寄存器来透明地监控其链路状态。链接更改事件存储在 MDIO 模块中，并且可以选择中断 ARM，从而允许 ARM 轮询设备的链接状态，而无需连续执行昂贵的 MDIO 访问。 PCI、HPI、I2C、SPI、USB2.0 和 VLYNQ 端口允许 DM6467 轻松控制外围设备和/或与主机处理器通信。 DM6467 还包括一个高清视频/图像协处理器 (HDVICP) 和视频数据转换引擎 (VDCE)，可从 DSP 内核卸载许多视频和图像处理任务，从而使更多的 DSP MIPS 可用于常见的视频和图像算法。有关 H.264 和 MPEG4 等 HDVICP 增强编解码器的更多信息，请联系离您最近的 TI 销售代表。丰富的外围设备集提供了控制外部外围设备和与外部处理器通信的能力。有关每个外设的详细信息，请参阅本文档后面的相关部分和相关的外设参考指南。 DM6467 有一套完整的 ARM 和 DSP 开发工具。其中包括 C 编译器、用于简化编程和调度的 DSP 汇编优化器，以及用于查看源代码的 Windows 调试器接口